ID บทความ: 000079472 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 28/08/2013

ทําไมการตรวจจับสัญญาณจึงล้มเหลวในการจําลอง Cadence NCSim เมื่อสลับระหว่าง Gen1 และ Gen3 โดยใช้ PHY IP Core สําหรับ PCI Express

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • การจำลองแบบ
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่อจําลอง PHY IP Core สําหรับ PCI Express ด้วย Cadence NCSim ที่กําหนดเป้าหมายStratix®ตระกูลอุปกรณ์ V ลิงก์ PCIe อาจไม่สามารถตรวจจับตัวรับสัญญาณเมื่อสลับระหว่างเจนเนอเรชั่น 1 และ Gen3 หลายครั้ง  ในกรณีที่ล้มเหลว pipe_rxvalid ล้มเหลวในการตรวจจับสัญญาณสูงและการตรวจจับสัญญาณจะล้มเหลว

    ปัญหานี้เกิดจากปัญหาในไฟล์การจําลองที่เข้ารหัส

    ความละเอียด

    เพื่อแก้ปัญหา ทําตามขั้นตอนเหล่านี้:

    1. ดาวน์โหลด โมเดลการจําลองที่เข้ารหัสแบบเข้ารหัสแบบคงที่ต่อไปนี้:

    2. แทนที่ ไฟล์ด้วยชื่อเดียวกันในไดเรกทอรีต่อไปนี้:

          ไดเรกทอรีการติดตั้งซอฟต์แวร์ \eda\sim_lib\cadence\

    ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้