ปัญหาสำคัญ
คำอธิบาย
ปัญหานี้มีผลต่อ DDR2 และ DDR3, LPDDR2, QDR II, และ RLDRAM ผลิตภัณฑ์ II
ข้อผิดพลาดภายในอาจเกิดขึ้นได้ในการออกแบบที่กําหนดเป้าหมายArria V หรือ Cycloneอุปกรณ์ V และใช้คอนโทรลเลอร์หน่วยความจําฮาร์ด เมื่อ MPFE อินพุตสัญญาณนาฬิกา MMR และ SC สําหรับคอนโทรลเลอร์หน่วยความจําฮาร์ดไม่เป็น ขับเคลื่อนด้วย PLL หรือด้วยบัฟเฟอร์นาฬิกา
ความละเอียด
การแก้ไขปัญหาสําหรับปัญหานี้คือเพื่อให้แน่ใจว่าคุณไดรฟ์ อินพุตสัญญาณนาฬิกา MPFE, MMR และ SC ผ่าน PLL
ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต