คุณอาจเห็นข้อผิดพลาดนี้เมื่อใช้ฟังก์ชัน ALTLVDS_TX หรือ ALTLVDS_RX เมก้าสําหรับการออกแบบอุปกรณ์ Stratix® V ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 10.0, 10.0 SP1, 10.1 และ 10.1 SP1
ข้อผิดพลาดนี้สามารถเกิดขึ้นได้แม้ว่าจะมีทรัพยากร fPLL เพียงพอที่จะวางการออกแบบ ปัญหาของอุปกรณ์ Intel® Quartus® II ทําให้ไม่สามารถวางแหล่งข้อมูลการออกแบบได้สําเร็จ
คุณสามารถแก้ไขปัญหานี้ได้โดยการกําหนดตําแหน่งพินให้กับพินสัญญาณนาฬิกา ตัวส่งสัญญาณ ALTLVDS_TX และตัวรับสัญญาณ ALTLVDS_RX คุณสามารถทําการบ้านพินที่เฉพาะเจาะจงหรือการบ้านจากตําแหน่งทั่วไป เช่น "EDGE_TOP" หรือ "EDGE_BOTTOM" เมื่อคุณทําการมอบหมายตําแหน่งไปยังอินพุตสัญญาณนาฬิกา ตัวส่งสัญญาณ และตัวรับสัญญาณแล้ว การออกแบบควรสามารถใส่ได้ โดยมีทรัพยากรที่จําเป็นพร้อมใช้งานในอุปกรณ์ที่เลือก
ซึ่งได้รับการแก้ไขในเวอร์ชัน 11.0 ของซอฟต์แวร์ Intel® Quartus® II