ปัญหาสำคัญ
คำอธิบาย
การคอมไพล์ตัวรับคอร์ DisplayPort IP เกิดขึ้น ข้อผิดพลาดต่อไปนี้สําหรับการสร้างอินสแตนซ์ 1 และ 2 เลน:
ข้อผิดพลาด (10232): ข้อผิดพลาด Verilog HDL ที่ bitec_dp_rx_decoder.v(2262): ดัชนี 45 ไม่สามารถอยู่นอกช่วงที่ประกาศไว้ [29:0] สําหรับเวกเตอร์ "dp_rx_ber_cntr_av"
ปัญหานี้ได้รับการแก้ไขในเวอร์ชั่น 14.1 ของ DisplayPort แกน IP