ID บทความ: 000079429 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/11/2011

ไม่ได้ใช้mem_cq_nสัญญาณนาฬิกาสําหรับอินเทอร์เฟซ QDR บน Arria V และ Cyclone V

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ใน QDR II และ QDR II SRAM Controller ที่มีการกําหนดเป้าหมาย UniPHY Arriaอุปกรณ์ V หรือ Cyclone V โดยมีเวลาแฝงในการอ่านไม่เท่ากับ 2 ไม่ได้ใช้นาฬิกา mem_cq_n ฟรีในการจับภาพ ดังนั้นพินจึงไม่ถูกใช้งาน

    ในกรณีที่ความหน่วงแฝงในการอ่านเท่ากับ 2 mem_cq_n ให้บริการ ในขณะที่นาฬิกาจับภาพและ mem_cq ไม่ได้ใช้

    ปัญหานี้มีผลต่อการกําหนดเป้าหมาย QDR II และ QDR II SRAM Controller Arria V และ อุปกรณ์ Cyclone V ที่ความหน่วงแฝงในการอ่านไม่เท่ากับ 2

    ความละเอียด

    ไม่มีวิธีแก้ไขปัญหาสําหรับปัญหานี้

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Arria® V FPGA และ SoC FPGA
    Cyclone® V FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้