ID บทความ: 000079408 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 11/09/2012

ข้อผิดพลาด (10170): ข้อผิดพลาด Verilog HDL เมื่อทําการตรวจสอบที่ <filename> ใกล้ข้อความ "int"; คาดหวังว่าตัวระบุ ("int" เป็นคําสําคัญที่สงวนไว้)</filename>

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ในซอฟต์แวร์ Quartus® II อาจสร้างข้อผิดพลาดนี้เมื่อคุณประกาศตัวแปรลูปหลายตัวภายในลูป SystemVerilog FOR เนื่องจากขณะนี้ไม่มีการสนับสนุนการปรับตั้งค่านี้

ต่อไปนี้เป็นตัวอย่างของสาระสําคัญที่ไม่รองรับ:
for(int i=0, int j=0; i<4, j<2; i , j )

หากต้องการแก้ไขปัญหานี้ ให้ประกาศเฉพาะตัวแปรลูปเดียวภายในลูป FOR

ใช้อุปกรณ์ที่รองรับต่อไปนี้เพื่อแก้ไขปัญหานี้:
int j=0;
for(int i=0, j=0; i<4, j<2; i , j )

ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II ในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้