ID บทความ: 000079377 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 08/11/2012

พฤติกรรมที่คาดหวังของ mgmt_waitrequest และการลงทะเบียนสถานะเมื่อใช้Altera PLL กําหนดค่าเมกะฟังก์ชันใหม่คืออะไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ในโหมด waitrequest สัญญาณmgmt_waitrequestจะยืนยันระหว่างการกําหนดค่า PLL ใหม่ หรือ PLL อยู่ในสถานะที่สูญเสียการล็อก ในโหมดการโพล การลงทะเบียนสถานะจะเป็น 0 (ไม่ว่าง) ระหว่างการกําหนดค่า PLL ใหม่ หรือ PLL อยู่ในสถานะสูญเสียการล็อก

ในโหมด waitrequest สัญญาณmgmt_waitrequestจะยืนยันเมื่อการกําหนดค่า PLL เสร็จสมบูรณ์  หาก PLL สูญเสียการล็อกหลังจากการกําหนดค่าใหม่เสร็จสมบูรณ์ สัญญาณmgmt_waitrequestจะถูกยืนยันอีกครั้งจนกว่า PLL จะถูกล็อค  อาจมีระยะเวลาสั้นๆ หลังจากการกําหนดค่า PLL ใหม่เสร็จสมบูรณ์ แต่ก่อนที่ PLL จะสูญเสียการล็อก เมื่อmgmt_waitrequestถูกยกเลิกการยืนยัน
 

ในโหมดการโพล การลงทะเบียนสถานะจะเปลี่ยนจาก 0 (ไม่ว่าง) เป็น 1 (ไม่ว่าง) เมื่อการกําหนดค่า PLL ใหม่เสร็จสมบูรณ์  หาก PLL สูญเสียการล็อกหลังจากการกําหนดค่าใหม่เสร็จสมบูรณ์ การลงทะเบียนสถานะจะกลายเป็น 0 (ไม่ว่าง) อีกครั้งจนกว่า PLL จะถูกล็อค  อาจมีระยะเวลาสั้นๆ หลังจากการกําหนดค่า PLL ใหม่เสร็จสมบูรณ์ แต่ก่อนที่ PLL จะสูญเสียการล็อก เมื่อการลงทะเบียนสถานะจะเป็น 1 (ไม่ว่าง)

Alteraแนะนําให้ใช้เวลาเพียงพอให้ PLL ล็อกหลังจากกําหนดค่า PLL ใหม่เสร็จสมบูรณ์ก่อนที่จะทําการอ่านหรือเขียนAvalonใหม่

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 14 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้