ปัญหาสำคัญ
คำอธิบาย
คุณอาจเห็นข้อผิดพลาดนี้ใน DSP Builder v13.1 และใหม่กว่า หากคุณคอมไพล์การออกแบบของคุณ ว่า DSP Builder v13.0 และรุ่นก่อนหน้านี้เกิดขึ้นในเวอร์ชันซอฟต์แวร์ Quartus II 13.1 และใหม่กว่า พารามิเตอร์ใหม่ใน Pipelined Adder Block v13.1 ทําให้เกิดข้อผิดพลาด ปัญหานี้มีผลต่อ Altera DSP Builder Standard Blockset เท่านั้น
ความละเอียด
วิธีแก้ไขปัญหานี้:
- ในไดเรกทอรีของคุณที่มี DSP Builder สร้างขึ้น HDL อยู่ ให้เปิดขึ้น alt_dspbuilder_sLpmAddSub.vhd
- เพิ่มบรรทัดต่อไปนี้ลงในรายการทั่วไปใน การรายงาน ภาษีหน่วยงานalt_dspbuilder_sLpmAddSub
\'or_aclr_inputs : boolean := true\'
หมายเหตุ: การแก้ไขปัญหานี้ไม่ส่งผลกระทบต่อพฤติกรรมของ HDL ของคุณ
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในเวอร์ชันในอนาคตของ DSP Builder