ทําไมฉันจึงไม่สามารถสังเกตกิจกรรมใดๆ บนฟังก์ชัน MegaCore ของ Triple...

คำอธิบาย

รีจิสเตอร์RGMII_OUTใช้งานโดยใช้ Alt DDIO_OUT Atoms ซึ่งไม่สามารถสังเกตได้โดยใช้ SignalTap™เนื่องจากไม่สามารถกําหนดเส้นทางไปยังคอร์ได้ ดังนั้นจึงไม่สามารถระบุสัญญาณโหนดเหล่านี้ได้

ใน SignalTap II Logic Analyzer สัญญาณRGMII_OUTจะมองเห็นได้ด้วยการเลือก "SignalTap II: pre-synthesis" เป็นตัวกรอง อย่างไรก็ตาม หลังจากการคอมไพ ล์จากรายงานการคอมไพล์>การวิเคราะห์และการสังเคราะห์>การดีบักในระบบ คุณจะพบว่าสถานะของสัญญาณRGMII_OUTผิดกฎหมายและสัญญาณเหล่านี้เชื่อมต่อกับ GND

หากคุณเปลี่ยนตัวกรองของ SignalTap II เป็น "SignalTap II: post-fit" คุณจะไม่สามารถหาสัญญาณRGMII_OUTได้

ความละเอียด

การทํางานของบล็อก RGMII_OUT (DDIO_OUT) ไม่ได้รับผลกระทบ และคุณสามารถปรับขอบเขตสัญญาณเอาต์พุตบนบอร์ดของคุณได้

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 32 ผลิตภัณฑ์

Intel® Arria® 10 GT FPGA

Intel® Arria® 10 GX FPGA

Intel® Arria® 10 SX SoC FPGA

Arria® GX FPGA

Arria® II GX FPGA

Arria® II GZ FPGA

Arria® V GT FPGA

Arria® V GX FPGA

Arria® V GZ FPGA

Arria® V ST SoC FPGA

Cyclone® II FPGA

Cyclone® III FPGA

Cyclone® III LS FPGA

Cyclone® IV E FPGA

Cyclone® IV GX FPGA

Cyclone® V E FPGA

Cyclone® V GT FPGA

Cyclone® V GX FPGA

Cyclone® V SE SoC FPGA

Cyclone® V ST SoC FPGA

Cyclone® V SX SoC FPGA

Intel® Stratix® 10 GX FPGA

Intel® Stratix® 10 SX SoC FPGA

Stratix® II FPGA

Stratix® II GX FPGA

Stratix® III FPGA

Stratix® IV E FPGA

Stratix® IV GT FPGA

Stratix® V E FPGA

Stratix® V GS FPGA

Stratix® V GT FPGA

Stratix® V GX FPGA

เลือกภาษาของคุณ

ใช้งานการค้นหาของ Intel.com

ลิงค์ด่วน

การค้นหาล่าสุด

ค้นหาขั้นสูง

ค้นหาเฉพาะใน

ทําไมฉันจึงไม่สามารถสังเกตกิจกรรมใดๆ บนฟังก์ชัน MegaCore ของ Triple Speed Ethernet RGMII_OUTสัญญาณใน SignalTap II Logic Analyzer ได้

สิ่งแวดล้อม

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

คำประกาศสิทธิ์