ID บทความ: 000079213 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 10/10/2013

ฉันจะเชื่อมต่อสัญญาณของ ALTDQ_DQS2 Hard Read FIFO ได้อย่างไร

สิ่งแวดล้อม

  • ซอฟต์แวร์ Intel® Quartus® II
  • ALTDQ_DQS
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ฉันจะเชื่อมต่อสัญญาณของ ALTDQ_DQS2 Hard Read FIFO ได้อย่างไร

    ความละเอียด

    ALTDQ_DQS2 Hard Read FIFO มีพอร์ตต่อไปนี้ตามที่อธิบายไว้ด้านล่าง:

    lfifo_rden: อินพุตข้อมูลไปยัง Read FIFO Read Enable สัญญาณนี้เป็นโทเค็นเปิดใช้งานการอ่านเต็มรูปแบบที่สร้างขึ้นโดยลอจิกของผู้ใช้และถูกระบุไว้สําหรับความยาวของการอ่านสูงสุดที่ต้องการ

    rfifo_reset_n: รีเซ็ตต่ําที่ทํางานอยู่เป็น Read FIFO

    vfifo_qvld: สัญญาณนี้ใช้เป็นการเขียนที่ช่วยให้ Read FIFO ในทุกกรณีที่แฟลชจับภาพไม่ใช่สองทิศทาง

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 11 ผลิตภัณฑ์

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้