ปัญหาสำคัญ
ปัญหานี้มีผลต่อผลิตภัณฑ์ DDR2, DDR3 และ LPDDR2
สําหรับอินเทอร์เฟซหน่วยความจําฮาร์ดโดยใช้โปรเซสเซอร์ ARM บน Cyclone V SoC อุปกรณ์, รายงาน DDR ใน TimeQuest อาจรายงานความล้มเหลวของเวลาที่มีข้อผิดพลาด รายงานดังกล่าวเกี่ยวกับความล้มเหลวในการกําหนดเวลาในการวิเคราะห์เวลาหรือ DQS ที่น่าตําหนิ สามารถละเลยการวิเคราะห์เวลาเทียบกับ CK ได้
ปัญหานี้ไม่สามารถใช้ได้กับอินเทอร์เฟซหน่วยความจําแบบแข็งหรือซอฟต์ ในFPGA
การแก้ไขปัญหาสําหรับปัญหานี้คือการละเลยการกําหนดเวลาที่รายงาน ล้ม เหลว
ปัญหานี้จะได้รับการแก้ไขในรุ่นในอนาคต