เมื่อใช้งาน PCIe® โดยใช้ SOPC Builder หรือ Qsys บล็อก ALTGX RECONFIG จะไม่รวมอยู่ในการปรับใช้และไม่พร้อมใช้งานจากภายใน SOPC Builder หรือ Qsys คุณต้องรวมบล็อกนี้ไว้ในการออกแบบระดับสูงสุด อย่างน้อยที่สุด คุณจะสร้างอินสแตนซ์ของระบบ SOPC Builder ที่รวมบล็อก PCIe และบล็อก ALTGX RECONFIG นอกจากนี้สําหรับโซลูชันนี้สันนิษฐานว่าจําเป็นต้องมี GPLL (General Purpose PLL) สําหรับการสร้างreconfig_clkและ Fixedclk ด้วย GPLL นี้สามารถกําจัดได้หากคุณสามารถมั่นใจได้ว่านาฬิกาเหล่านี้เสถียรก่อนที่อุปกรณ์จะออกจากสถานะการกําหนดค่า
หลังจากสร้างบล็อก ALTGX RECONFIG แล้ว คุณจะต้องเปิดใช้งานอินพุตreconfig_reset - รายละเอียดด้านล่าง อินพุตนี้ช่วยให้ถือบล็อคการกําหนดค่าใหม่ในการรีเซ็ตจนกว่านาฬิกา, fixedclk และreconfig_clk ซึ่งใช้สําหรับการยกเลิกออฟเซ็ตและตรวจจับตัวรับสัญญาณจะมีเสถียรภาพ การเชื่อมต่อที่จําเป็นคือการป้อนสัญญาณที่ล็อคจาก GPLL ที่ใช้ในการสร้าง fixedclk และreconfig_clkผ่านอินเวอร์เตอร์เข้าสู่อินพุตreconfig_reset ขอแนะนําให้คุณซิงโครไนซ์สัญญาณล็อก PLL ที่แปลงกลับนี้โดยใช้reconfig_clk ซึ่งจะป้อนไปยังอินพุตสัญญาณนาฬิกาบล็อกการกําหนดค่าใหม่
GPLL สามารถดําเนินการผ่านตัวจัดการปลั๊กอิน MegaWizard™ โดยใช้ ALTPLL "fixedclk" ต้องเป็น 125MHz และ "reconfig_clk" ต้องเป็นไปตามข้อกําหนดของการกําหนดค่าเฉพาะของคุณ 37.5MHz – 50MHz สําหรับการส่งและรับการกําหนดค่า PCIE หากคุณสร้างทั้ง fixedclk และreconfig_clkโดยใช้ PLL เดียวกัน ไม่จําเป็นต้องใช้อะไรเพิ่มเติม หากจําเป็นต้องมี PLL หลายตัว สัญญาณที่ล็อกแบบกลับด้านต้องเป็น OR ก่อนที่จะป้อนสัญญาณreconfig_reset
ซอฟต์แวร์ Quartus® II ก่อน 10.1 SP1:
ในการเปิดใช้งานอินพุตreconfig_reset คุณจะต้องเรียกใช้คําสั่งต่อไปนี้ที่บรรทัดคําสั่งในไดเรกทอรีโครงการที่มีบล็อก ALTGX RECONFIG อยู่
qmegawiz -silent -wiz_override="offset_cancellation_reset" altgxb_reconfig_s4gx.v
การเปลี่ยนชื่อไฟล์ ด้วย MegaWizard ที่สร้างขึ้น altgxb ชื่อไฟล์บล็อกการกําหนดค่าใหม่ที่คุณให้ไว้ในการออกแบบของคุณ
ซอฟต์แวร์ Quartus II เริ่มต้นที่ 10.1 SP1:
หากต้องการเปิดใช้งานอินพุตreconfig_resetบนบล็อก ALTGX RECONFIG คุณจะต้องเปิดใช้งานตัวเลือก "Channel and TX PLL select/reconfig" บนหน้า "การตั้งค่าการกําหนดค่าใหม่" และเปิดใช้งานตัวเลือก "ใช้ "reconfig_reset"ในหน้า "การกําหนดค่าช่องสัญญาณและ TX PLL ใหม่"