ID บทความ: 000079186 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/08/2012

มีแนวทางเกี่ยวกับวิธีการใช้สัญญาณrx_dpa_holdในการทํางานของaltlvds_rxหรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ได้ พอร์ต rx_dpa_hold สามารถใช้เพื่อล็อก DPA ในตําแหน่งปัจจุบันเมื่อมีความยาวของข้อมูลเพิ่มขึ้นโดยไม่มีการเปลี่ยน  เพื่อให้วงจร DPA ทํางานได้อย่างถูกต้อง ไม่สามารถละเมิดข้อมูลจําเพาะความยาวรัน DPA ได้  ดูข้อมูลจําเพาะความยาวรัน DPA ได้จากเอกสารข้อมูลอุปกรณ์ที่เกี่ยวข้อง

ตัวอย่างเช่น ในสถานการณ์ต่อไปนี้ จะต้องกําหนดให้มีการเชื่อมต่อเมื่อตัวส่งสัญญาณส่งรูปแบบการฝึกอบรม0xBCBC แต่หลังจากผู้รับสําเร็จการล็อกแล้ว ตัวส่งสัญญาณอาจส่ง "1111..." ในระยะเวลานานมาก

เพื่อให้ DPA ไม่ถูกล็อกเมื่อส่งข้อมูลจริงอีกครั้ง คุณสามารถใช้rx_dpa_holdเพื่อเลือกเฟส DPA ไว้เมื่อส่งรูปแบบซ้ําๆ ของ 11111 หรือ 00000

หากต้องการใช้พอร์ตอินพุต rx_dpa_hold ให้ทําตามขั้นตอนเหล่านี้:

1) Assert rx_dpa_holdหลังจากการฝึกอบรมลิงก์ครั้งแรก ซึ่งจะเป็นการล็อก DPA ไปยังขั้นตอนที่ดีที่รู้จัก

2) ตอนนี้คุณสามารถส่งข้อมูลแบบคงที่ได้ ทั้งแบบคงที่ 1 หรือคงที่ 0

3) เมื่อคุณพร้อมที่จะส่งข้อมูลสลับ rx_dpa_hold

หากเฟสระหว่างอินพุตข้อมูลและสัญญาณนาฬิกาอินพุตเปลี่ยนไป หลังจากการยืนยันrx_dpa_holdแล้ว DPA จะระบุระยะที่เหมาะสมใหม่

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Stratix® III FPGA
Stratix® IV GX FPGA
Stratix® IV E FPGA
เอฟพีจีเอ Stratix®

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้