คำอธิบาย
ใช่ สามารถใช้พิน HPS EMIF ที่ไม่ได้ใช้เป็นFPGA GPIO ได้ แต่มีข้อจํากัดบางประการ
ซอฟต์แวร์ Quartus® Prime เวอร์ชัน 15.1.1 และก่อนหน้าไม่ได้ตรวจสอบข้อจํากัดเหล่านี้ คุณต้องตรวจสอบให้แน่ใจด้วยตนเองว่าหากมี HPS EMIF ในระบบ จะใช้ธนาคาร I/O เฉพาะดังนี้
ความละเอียด
อุปกรณ์ soC Arria 10 ตัวมีธนาคาร I/O แบบโมดูลาร์ 3 แห่งเพื่อเชื่อมต่อ HPS กับ SDRAM (2K, 2J และ 2I) ผ่าน HPS EMIF เฉพาะ
- แต่ละธนาคารมีเลน I/O 4 เลนที่สอดคล้องกับ:
- เลน 3: IO[47:36]
- เลน 2: IO[35:24]
- เลน 1: IO[23:12]
- เลน 0: IO[11:0]
- เลน 3 ของธนาคาร 2K ใช้ในการเชื่อมต่อกับสัญญาณ ECC ของ SDRAM
- พินที่ไม่ได้ใช้ในเลนนี้สามารถใช้เป็นอินพุตFPGAเท่านั้น โดยไม่คํานึงว่ามีการใช้ ECC ในระบบหรือไม่
- เมื่อไม่มี HPS EMIF ในระบบแต่ละธนาคารสามารถใช้เป็นFPGA GPIO ได้
- เลน 2, 1 และ 0 ของธนาคาร 2K ใช้ในการเชื่อมต่อกับที่อยู่และสัญญาณคําสั่งของ SDRAM
- พินที่ไม่ได้ใช้ในเลนเหล่านี้สามารถใช้เป็นอินพุตหรือเอาต์พุตFPGAได้
- เมื่อใช้ความกว้างของข้อมูล 16 บิต พินที่ไม่ได้ใช้ใน 2 เลนของธนาคาร 2J ที่ใช้สําหรับข้อมูลสามารถใช้เป็นอินพุตเท่านั้น พินในเลนที่เหลืออยู่ 2 เลนสามารถใช้เป็นอินพุตหรือเอาต์พุตFPGAได้
- เมื่อใช้ความกว้างของข้อมูล 32 บิต สามารถใช้ Pins Bank 2J ที่ไม่ได้ใช้เป็นอินพุตเท่านั้น
- อาจใช้ Bank 2I เพื่อเชื่อมต่อกับพินข้อมูล [63:32] ของ SDRAM
- หากหน่วยความจํามีเพียง 16 หรือ 32 บิต พินเหล่านี้อาจใช้สําหรับFPGA GPIO
กําลังสร้างโปรแกรมแก้ไขสําหรับซอฟต์แวร์ Quartus Prime เวอร์ชั่น 15.1 ที่จะแสดงข้อผิดพลาดหากมีการละเมิดเงื่อนไขที่ระบุไว้ข้างต้น
- โปรแกรมแก้ไขจะถูกเพิ่มที่นี่เมื่อเปิดตัว
โปรแกรมแก้ไขด้านบนมีกําหนดที่จะเพิ่มลงในซอฟต์แวร์ Quartus Prime เวอร์ชันในอนาคต