ID บทความ: 000079159 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 05/06/2012

ความน่าจะเป็นต่ําในการสอบเทียบล้มเหลวหลังจากการรีเซ็ตซ้ําแล้วซ้ําอีก

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ปัญหานี้มีผลต่อ DDR2, DDR3, LPDDR2, RLDRAM II, RLDRAM 3, และผลิตภัณฑ์ QDR II

    ในเวอร์ชัน 13.0 และก่อนหน้า มีความเป็นไปได้เล็กน้อย การสอบเทียบดังกล่าวอาจเข้าสู่ลูปที่ไม่มีที่สิ้นสุดและไม่สามารถดําเนินการให้เสร็จสมบูรณ์ได้ ตามคํายืนยันซ้ําๆ ของ global_reset_n หรือsoft_reset_n

    นี่เป็นความล้มเหลวที่ไม่บ่อยนัก อินสแตนซ์ทั่วไปของสิ่งนี้ ความล้มเหลวถูกทําเครื่องหมายด้วยการออกแบบซึ่งทํางานตามปกติจนกว่าจะทําซ้ํา การตั้งสมมติฐานของ global_reset_n หรือ soft_reset_n และจะไม่ตอบสนองหลังจากนั้น ชุดเครื่องมือดีบัก EMIF ไม่สามารถเชื่อมต่อได้ สู่การออกแบบที่ไม่ตอบสนอง การตั้งโปรแกรมคืนค่าไฟล์ออบเจ็กต์ SRAM (.sof) ใหม่ การตอบสนองของการออกแบบ

    หากคุณประสบกับการสอบเทียบที่พบบ่อยต่อไปนี้ ความล้มเหลว มักจะ ไม่ เป็นที่มาของ ปัญหานี้:

    • การสอบเทียบไม่เคยเสร็จสมบูรณ์
    • ระยะขอบของการสอบเทียบมีขนาดเล็กและการปรับเทียบเป็นครั้งคราว ล้ม เหลว
    • การออกแบบผ่านการสอบเทียบ แต่มีข้อผิดพลาดของข้อมูลเป็นครั้งคราว ขณะใช้งานการออกแบบ
    • มีรายงานว่าการสอบเทียบเสร็จสมบูรณ์แล้ว แต่ การออกแบบไม่ทํางาน
    ความละเอียด

    หากคุณเชื่อว่าคุณประสบกับความล้มเหลวนี้ หรือมากกว่านั้น ข้อมูล อ้างอิงโซลูชัน Knowledge Base ต่อไปนี้: rd05212013_358

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 12.1sp1dp6 และ 13.0dp1 และ ในเวอร์ชันที่ใหม่กว่าทั้งหมด

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Arria® V FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้