คำอธิบาย
เมื่อทําการจําลอง Altera® Hard IP สําหรับ PCI Express® เป็นปลายทางที่มี BFM ของบริษัทอื่น อาจมีการรายงานข้อผิดพลาดของการจําลองเป็นเวลาระหว่างการส่ง EIOS และเข้าสู่ Electrical Idle
ตัวอย่างข้อผิดพลาด Denali BFM สําหรับเคสนี้แสดงไว้ด้านล่าง:
*ข้อผิดพลาด Denali*: @42853200 ps :: ตรวจจับ[cfg_0_0] (TX) [] PL_TTX_IDLE_SET_TO_IDLE [PCISIG] [port_0] TX: ตัวส่งสัญญาณเกิน TTX-IDLE-SET-TO-IDLE (20 Gen1-UI)
ปัญหานี้มีผลต่อการจําลองเท่านั้นและไม่มีผลกระทบต่อฮาร์ดแวร์
สาเหตุที่แท้จริงเกิดจากความไม่ถูกต้องของเวลา PMA ของโมเดลการจําลองแบบการแปลงสัญญาณ
ความละเอียด
ปรับเปลี่ยนไฟล์ altera_xcvr_fpll_a10.sv เพื่อเพิ่มสเกลเวลาตามที่แสดงด้านล่าง:
ALTERA_RESERVED_QIS_ES ifdef
.pipe12_elec_idle_delay_val(3\'b100)
endif
3. บันทึกและคอมไพล์การจําลองของคุณใหม่