ID บทความ: 000079120 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 25/02/2013

อุปกรณ์Cycloneในแพคเกจ T100 รองรับช่องสัญญาณ LVDS หรือไม่

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

อุปกรณ์ EP1C3 ในแพ็คเกจ TQFP 100 พินไม่มีตัวรับสัญญาณที่แตกต่างอย่างแท้จริง  รองรับ LVDS โดยใช้บัฟเฟอร์ LVDS ที่จําลองไว้

สําหรับอุปกรณ์ EP1C3T100 รองรับ LVDS ตามอัตราข้อมูลต่อไปนี้:

- Tx เหมือนกับอุปกรณ์Cyclone®อื่น ๆ ที่มีประสิทธิภาพ -6/-7/-8 ที่ 640/640/550Mbps
- Rx ประหยัดมากขึ้นด้วย 200Mbps ในทุกระดับความเร็ว

ความละเอียด

ในการใช้ตัวส่งสัญญาณและตัวรับสัญญาณ LVDS ที่จําลองไว้เหล่านี้ ให้กําหนดมาตรฐาน LVDS I/O ในซอฟต์แวร์ Quartus II  พินที่มีให้มาในรูปแบบตัวส่งสัญญาณหรือตัวรับสัญญาณ LVDS ที่จําลองไว้อาจพบได้ใน Pin Planner โดยใช้ "แสดงการเชื่อมต่อพินที่แตกต่าง"

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Cyclone® FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทําขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรพึ่งพาความสมบูรณ์หรือความถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคําแปล เวอร์ชันภาษาอังกฤษจะมีผลบังคับและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้