ID บทความ: 000079111 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 13/08/2012

ฉันจะหยุดซอฟต์แวร์ Quartus II จากการผสาน PLL ในการออกแบบของฉันได้อย่างไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณสามารถปิดใช้งานการผสาน PLL ในซอฟต์แวร์ Quartus® II โดยเพิ่มการบ้านต่อไปนี้ไปยังไฟล์ .qsf ของคุณ:

set_global_assignment -name AUTO_MERGE_PLLS OFF

นอกจากนี้ยังสามารถเข้าถึงการตั้งค่านี้ได้จากเมนูการมอบหมายโดยคลิกที่ การตั้งค่า -> การตั้งค่า Fitter ->การตั้งค่าความพอดีมากขึ้น

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

Stratix® V FPGA
Stratix® IV FPGA
Stratix® III FPGA
Stratix® II FPGA
เอฟพีจีเอ Stratix®
Intel® MAX® 10 FPGA
Cyclone® V FPGA และ SoC FPGA
Cyclone® IV FPGA
Cyclone® III FPGA
Cyclone® II FPGA
Cyclone® FPGA
Intel® Arria® 10 FPGA และ SoC FPGA
Arria® V FPGA และ SoC FPGA
Arria® II FPGA
Arria® GX FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้