ID บทความ: 000079099 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 27/02/2015

ข้อผิดพลาด (16270): IOPL ที่ไม่สามารถผสานรวมได้ 2 รายการต่อไปนี้กําลังขับเคลื่อนบล็อก clkctrl

สิ่งแวดล้อม

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจได้รับข้อความแสดงข้อผิดพลาดนี้ในซอฟต์แวร์ Quartus® II หากคุณป้อนเอาต์พุตของ IOPL สองตัวลงในบล็อก Clock Control (ALTCLKCTRL) ในอุปกรณ์ Arria® 10 ตัว

    ในอุปกรณ์ Arria 10 ไทล์ IO จะมี PLL 1 ตัวเท่านั้น  บล็อกการควบคุมนาฬิกาสามารถเลือกได้จากแหล่งนาฬิกาในเครื่องเท่านั้น ดังนั้นหาก Quartus II ไม่สามารถผสาน IOPLs ลงในตําแหน่งเดียวข้อผิดพลาดนี้จะได้รับ

    ความละเอียด

    หากคุณต้องการป้อนเอาต์พุตจาก PLL มากกว่าหนึ่งรายการลงในบล็อก Clock Control ลองใช้ fPLLs เนื่องจากมี fPLL สองตัวในไทล์ HSSI

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 SX SoC FPGA
    Intel® Arria® 10 GT FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้