ปัญหาสำคัญ
คำอธิบาย
ปัญหานี้มีผลต่ออินเทอร์เฟซ DDR3 LRDIMM และ LPDDR3 บน Arriaอุปกรณ์ 10 เครื่อง
DDR3 LRDIMM
สําหรับอินเตอร์เฟซ DDR3 LRDIMM ที่ใช้ DDR3 โครงร่างที่ 5: แบบแผนการแมปที่อยู่/พินคําสั่ง LRDIMM IP กําหนดพินเพื่อปักหมุดดัชนีภายในธนาคาร I/O อย่างไม่ถูกต้อง ดัง:
Pin Index
PAR_0 47
ALERT_N_0 46
CK_N_1 11
CK_1 10
การบ้านพินต่อพินดัชนีด้านบนไม่ถูกต้อง การบ้านที่ถูกต้องมีดังนี้:
Pin Index
PAR_0 11
ALERT_N_0 10
CK_N_1 47
CK_1 46
LPDDR3
สําหรับอินเทอร์เฟซ LPDDR3 ที่ใช้ รูปแบบ LPDDR3 1 แอดเดรส/รูปแบบการแมปพินคําสั่ง IP ไม่ถูกต้อง กําหนดพินเพื่อปักหมุดดัชนีภายในธนาคาร I/O ดังนี้:
Pin Index
CK_N_3 34
CK_3 33
CK_N_2 32
CK_2 31
การกําหนดดัชนีพินต่อพินด้านบนไม่ถูกต้อง ถูกต้อง การบ้านมีดังนี้:
Pin Index
CK_N_3 35
CK_3 34
CK_N_2 33
CK_2 32
ความละเอียด
วิธีแก้ไขปัญหาสําหรับปัญหานี้คือการใช้พินที่ถูกต้อง กำหนด
ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 15.1