ID บทความ: 000079088 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/08/2013

ค่าทั่วไปสําหรับ 40 MHz DCLK ในอุปกรณ์ Cyclone IV คืออะไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย สําหรับอุปกรณ์ Cyclone® IV ค่าทั่วไปสําหรับ 40 MHz DCLK จะเป็น 33MHz ความถี่ DCLK ทั่วไปนี้จะเหมือนกันสําหรับทั้งโหมด Active Serial (AS) และ Active Parallel (AP)
ความละเอียด สิ่งนี้จะถูกเพิ่มเข้า ตารางที่ 1-29 ในเวอร์ชันในอนาคตของคู่มืออุปกรณ์ Cyclone IV

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Cyclone® IV E FPGA
Cyclone® IV GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้