คำอธิบาย
ใช่ มีปัญหาเมื่ออินสแตนซ์คอร์ DDR3 Hard IP กับพอร์ตเหล่านี้:
mp_cmd_clk_0_clk mp_rfifo_clk_0_clk mp_wfifo_clk_0_clk
ความละเอียด
ถอดพอร์ตเหล่านี้ออกจากระดับบนสุดเมื่ออินสแตนซ์คอร์ DDR3 Hard IP หากไม่ได้ใช้งาน หรือไดรฟ์ด้วยบัฟเฟอร์สัญญาณนาฬิกา
ตัวอย่างเช่นเพื่อเพิ่มบัฟเฟอร์ clk ดังนี้:
clk_sourceสายไฟ
altclkctrl #( .clock_type ("GLOBAL CLOCK"), .number_of_clocks(1) )
global_clk_inst1 ( .inclk(clk_source),.outclk(mp_cmd_clk_0_clk);