ปัญหาสำคัญ
10GBASE-R PHY IP Core มีการละเมิดเวลาในการ การออกแบบตัวอย่าง Arria V Ethernet MAC การละเมิดเวลานี้เกิดขึ้น สําหรับรุ่นที่รวดเร็ว
วิธีแก้ไขปัญหาชั่วคราวคือการเพิ่มข้อจํากัดการออกแบบ Synopsys ต่อไปนี้ (SDC) ไปยังการออกแบบของคุณ:
ถ้า { $::TimeQuestInfo(nameofexecutable) == "quartus_fit"} { set_min_delay -ไปยัง {altera_eth_10g_mac_base_r_av:SUT|altera_eth_10g_mac_base_r_av_eth_10g_design_example_0:eth_10g_design_example_0|altera_xcvr_10gbaser:altera_10gbaser|av_xcvr_10gbaser_nr:av_xcvr_10gbaser_nr_inst|av_xcvr_10gbaser_native:ch[0].av_xcvr_10gbaser_native_inst|alt_10gbaser_pcs: av_10gbaser_soft_pcs_inst|altera_10gbaser_phy_pcs_10g_top:pcs_10g_top_0|altera_10gbaser_phy_pcs_10g:pcs_10g_0|altera_10gbaser_phy_tx_top:tx_top|altera_10gbaser_phy_clockcomp:tx_altera_10gbaser_phy_clockcomp|altera_10gbaser_phy_async_fifo_fpga:altera_10gbaser_phy_async_fifo_fpga|dcfifo:dcfifo_componenet*fifo_ram*} 1.0 set_min_delay -จาก {altera_eth_10g_mac_base_r_av:SUT|altera_eth_10g_mac_base_r_av_eth_10g_design_example_0:eth_10g_design_example_0|altera_xcvr_10gbaser:altera_10gbaser|av_xcvr_10gbaser_nr:av_xcvr_10gbaser_nr_inst|av_xcvr_10gbaser_native:ch[0].av_xcvr_10gbaser_native_inst|alt_10gbaser_pcs: av_10gbaser_soft_pcs_inst|altera_10gbaser_phy_pcs_10g_top:pcs_10g_top_0|altera_10gbaser_phy_pcs_10g:pcs_10g_0|altera_10gbaser_phy_tx_top:tx_top|altera_10gbaser_phy_clockcomp:tx_altera_10gbaser_phy_clockcomp|altera_10gbaser_phy_async_fifo_fpga:altera_10gbaser_phy_async_fifo_fpga|dcfifo:dcfifo_componenet*fifo_ram*} 1.0 }
คุณยังสามารถใช้วิธีแก้ไขปัญหานี้สําหรับ IP 10GBASE-R PHY คอร์โดยการลบข้อความต่อไปนี้จากเส้นทางของ SDC, "altera_eth_10g_mac_base_r_av"