สามารถใช้สัญญาณTxsByteEnable_iสําหรับทั้งธุรกรรมการอ่านและการเขียนเมื่อใช้คอร์ Altera PCI Express Hard IP ในโหมด Avalon-MM ได้หรือไม่

Hard IP สําหรับ PCI® Express พร้อมคู่มือผู้ใช้ Avalon®-MM Interface แสดงว่าสัญญาณTxsByteEnable_iถูกใช้เป็น "เปิดใช้งานไบต์การเขียน" เท่านั้น  สัญญาณเหล่านี้ถูกใช้สําหรับทั้งคําขออ่านและเขียน

คําอธิบายในตารางควรอ่าน "เปิดใช้งานอ่านและเขียนไบต์"  โปรดทราบว่ามีข้อจํากัดสําหรับไบต์การอ่านที่เปิดใช้งาน ตามที่อธิบายไว้ในส่วน "คําขออ่านแบบอัปสตรีมแบบ Avalon-mm-to-PCI Express"  ข้อความที่แสดงนั้นควรเริ่มขึ้น:

สําหรับคําขออ่าน Avalon-MM ที่มีจํานวนเต็มมากกว่า 1 ไบต์ ต้องถูกทําให้มั่นใจในการเปิดใช้งานทั้งหมด  ไม่มีข้อจํากัดเกี่ยวกับไบต์ที่เปิดใช้งานสําหรับคําขออ่าน Avalon-MM ที่มีการนับจํานวนต่อเนื่อง นอกเหนือจากข้อจํากัดสําหรับการเปิดใช้งานต่อเนื่องที่แสดงในตารางสัญญาณอินเทอร์เฟซ Avalon-MM TX Slave

รายละเอียดนี้จะรวมไว้ในคู่มือผู้ใช้ฉบับใหม่ในอนาคต