เนื่องจากปัญหากับตัวแปร AVMM-DMA ของ Hard IP สําหรับคอร์ PCI® Express คุณอาจเห็นความเสียหายของข้อมูลหรือตัวอธิบายที่ไม่เคยเสร็จสมบูรณ์ (ไม่มีการตั้งค่าบิตดําเนินการ) ซึ่งมีผลเฉพาะกับการออกแบบที่ใช้ External DMA Descriptor Controller การออกแบบคอนโทรลเลอร์การสร้างอินสแตนซ์ภายในจะทํางานได้อย่างสมบูรณ์
ปัญหานี้อาจเกิดขึ้นเป็นระยะๆ และอาจเกิดขึ้นได้ก็ต่อเมื่อมีการตั้งโปรแกรมตัวอธิบายจํานวนมากแบบย้อนกลับ
หมายเหตุของผู้เขียน: สิ่งนี้สามารถแก้ไขได้ แต่ต้องมีการแก้ไขไฟล์ในการติดตั้ง Quartus ซึ่งฉันไม่คิดว่าเราต้องการแนะนํา
ลักษณะการทํางานนี้เกิดจากการตั้งค่าความหน่วงแฝงที่พร้อมใช้งานของอินเทอร์เฟซการเขียนโปรแกรมตัวอธิบายdma_rd_masterและdma_wr_masterไม่ถูกต้อง
ซึ่งแสดงเป็นอินเทอร์เฟซrd_ast_rx และ rd_ast_tx ใน "แผนภาพบล็อก dMA Avalon-MM DMA ที่มีตัวอธิบาย DMA ภายนอก" ในคู่มือผู้ใช้ และโดยเฉพาะอย่างยิ่งเมื่อRdAstRxReady_o WrAstTxReady_oในตาราง "อินเทอร์เฟซคําสั่งอธิบายจากตัวควบคุม Descriptor to Read (Write) DMA Engine"
ความหน่วงแฝงพร้อมใช้งานในสัญญาณเหล่านี้ถูกตั้งค่าเป็น 0 อย่างไม่ถูกต้อง เมื่อค่าที่ถูกต้องควรเป็น 3
ปัญหานี้ได้รับการกําหนดให้แก้ไขในซอฟต์แวร์ Quartus® Prime รุ่นใหม่ในอนาคต