Stratix® V Hard IP สําหรับ PCI Express® จะขอให้พาร์ทเนอร์ลิงก์ส่งข้อมูลเจนเนอเรชั่น 3 โดยใช้ค่าที่ตั้งไว้ 7 หรือ 8 ที่ตั้งไว้ล่วงหน้าตามค่าเริ่มต้น การใช้ค่า 9 ค่าที่ตั้งไว้ล่วงหน้าสําหรับ Hard IP ที่ร้องขอค่าที่ตั้งไว้พร้อมกับแบนด์วิดธ์เต็มรูปแบบสําหรับความถี่สูงสุดของตัวปรับแต่งสัญญาณอาจให้ค่าขอบตาที่ดีขึ้นที่ตัวรับฮาร์ด IP
ทําตามขั้นตอนด้านล่างเพื่อแก้ไขปัญหา
A) หากต้องการแก้ไข Hard IP RTL เพื่อขอให้พาร์ทเนอร์ลิงก์ส่งด้วย Gen3 ที่ตั้งไว้ 9 ไว้ล่วงหน้า ให้ทําตามขั้นตอนด้านล่าง
1. แก้ไขที่สร้างขึ้น altpcie_sv_hip_ast_hwtcl.v ไฟล์ที่อยู่ใน \top\synthesis\submodule\
2. เปลี่ยนบรรทัดต่อไปนี้จาก:
localparam [17:0]gen3_coeff_1 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_1_hwtcl [17:0]: 18\'h7;
localparam [17:0]gen3_coeff_2 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_2_hwtcl [17:0]: 18\'h8;
localparam [17:0]gen3_coeff_3 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_3_hwtcl [17:0]: 18\'h7;
localparam [17:0]gen3_coeff_4 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_4_hwtcl [17:0]: 18\'h8;
ถึง
localparam [17:0]gen3_coeff_1 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_1_hwtcl [17:0]: 18\'h9;
localparam [17:0]gen3_coeff_2 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_2_hwtcl [17:0]: 18\'h9;
localparam [17:0]gen3_coeff_3 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_3_hwtcl [17:0]: 18\'h9;
localparam [17:0]gen3_coeff_4 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_4_hwtcl [17:0]: 18\'h9;
ข) เพิ่มการบ้านด้านล่างสําหรับพินตัวรับส่งสัญญาณแต่ละตัวสําหรับ IP PCIe ที่คุณกําลังกําหนดเป้าหมายด้วยการเปลี่ยนแปลงนี้
set_instance_assignment -name XCVR_RX_EQ_BW_SEL BW_FULL_12P5 -to