ID บทความ: 000078964 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 18/05/2013

ความล้มเหลวในการแจกแจงที่เป็นไปได้สําหรับArria V GZ Hard IP สําหรับ PCI Express Gen3 x8

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ตัวแปร x8 เจนเนอเรชั่น 3 ของ Arria V GZ Hard IP สําหรับ PCI Express IP Core อาจล้มเหลวในระหว่างการแจงนับเมื่อปรับสมดุลที่ปรับได้ (AEQ) จะทํางานในระหว่างสถานะการเปลี่ยนแปลงความเร็ว LTSSM

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 12.1 SP1 ของ Arria V GZ Hard IP สําหรับ PCI Express IP Core

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Arria® V GZ FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้