ID บทความ: 000078912 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 22/10/2013

ช่วงการรับสัญญาณ DC ที่ถูกต้องสําหรับตัวแปร XCVR_RX_DC_GAIN qsf ในอุปกรณ์รับส่งสัญญาณ Cyclone V มีอะไรบ้าง

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ช่วงตัวปรับแต่งเสียงที่ถูกต้องสําหรับตัวแปร XCVR_RX_DC_GAIN qsf ในอุปกรณ์รับส่งสัญญาณ Cyclone® V คือ 0-1

    ซึ่งแสดงอย่างไม่ถูกต้องในคู่มือผู้ใช้ 0-4 ตัวรับส่งสัญญาณ PHY IP Core

    ซึ่งจะมีการอัปเดตในการปรับปรุงคู่มือผู้ใช้คอร์ PHY IP Core ของตัวรับส่งสัญญาณในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Cyclone® V ST SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้