ปัญหาสำคัญ
คำอธิบาย
ไฟล์ compile_autorate_phy_vhdl.do ที่จะทํางาน การทดสอบ VHDL การต่อรองโดยอัตโนมัติสําหรับอุปกรณ์ Stratix V ประกอบด้วย สายเพิ่มเติมที่ป้องกันไม่ให้ Testbench คอมไพล์
ความละเอียด
เพื่อหลีกเลี่ยงปัญหานี้ ในไฟล์ compile_autorate_phy_vhdl.do ในการติดตั้งคอร์ CPRI IP ของคุณ แสดงความคิดเห็นหรือลบสิ่งต่อไปนี้ บรรทัด:
vcom -work xcvr_reconfig_cpri ./xcvr_reconfig_cpri_sim/alt_xcvr_reconfig/alt_xcvr_reconfig_cpu.vhd
vcom -work xcvr_reconfig_cpri ./xcvr_reconfig_cpri_sim/alt_xcvr_reconfig/alt_xcvr_reconfig_cpu_reconfig_cpu_test_bench.vhd
vcom -work xcvr_reconfig_cpri ./xcvr_reconfig_cpri_sim/alt_xcvr_reconfig/alt_xcvr_reconfig_cpu_reconfig_cpu.vhd
ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 12.0 SP1 ของ CPRI MegaCore ฟังก์ชัน