ID บทความ: 000078811 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/03/2015

ฟังก์ชั่นของบิต snaptypesel ภายในTimestamp_controlลงทะเบียนใน HPS Ethernet MAC คืออะไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

บิต Snaptypesel พร้อมกับการควบคุมบิต tsmstrena และ tsevntena ซึ่งแพ็กเก็ต PTP ทําให้ต้องถ่ายสแนปช็อตตามที่แสดงในตาราง

Snapptypsel (บิต [17:16]) tsmstrena (บิต 15) tseventena (บิต 14) ข้อความจาก PTP
00 X 0 ซิงค์ Follow_Up Delay_Req Delay_Resp
00 0 1 ซิงค์
00 11 Delay_Req
01 X0 ซิงค์ Follow_Up Delay_Req Delay_Resp Pdelay_Req Pdelay_Resp Pdelay_Resp_Follow_Up
010 1 ซิงค์ Pdelay_Req Pdelay_Resp
01 11 Delay_Req Pdelay_Req Pdelay_Resp
10XXซิงค์ Delay_Req
11XXPdelay_Req Pdelay_Resp

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 6 ผลิตภัณฑ์

Intel® Arria® 10 SX SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้