คำอธิบาย
หากต้องการบังคับให้สัญญาณใช้สัญญาณนาฬิกาทั่วโลก ให้ใช้ต้นแบบฟังก์ชัน AHDL ต่อไปนี้ (ชื่อพอร์ตและคําสั่งซื้อยังใช้กับ Verilog HDL):
ฟังก์ชัน GLOBAL (in)
การส่งคืน (ขาออก);
การรายงานส่วนประกอบ VHDL:
ทั่วโลกของส่วนประกอบ
พอร์ต (a_in : IN STD_LOGIC;
a_out: OUT STD_LOGIC);
ส่วนประกอบสิ้นสุด,
บั GLOBAL ฟเฟอร์ระบุว่าสัญญาณต้องใช้สัญญาณนาฬิกา ทั้งหมด เปิดใช้งานเอาต์พุต ควบคุมการลงทะเบียน หรือเปิดใช้งานหน่วยความจํา ความพร้อมใช้งานและการใช้งานสัญญาณทั่วโลกขึ้นอยู่กับตระกูลอุปกรณ์ ดูเอกสารข้อมูลตระกูลอุปกรณ์ได้จาก หน้าเว็บ Altera Literature สําหรับรายละเอียดเฉพาะ