คำอธิบาย
ข้อมูลสรุปการใช้งาน PLL แสดงค่า PLL Freq Min Lock และ PLL Freq Max Lock ซึ่งถือว่าเป็นช่วงการล็อกของ PLL ความถี่อินพุตต้องอยู่ระหว่างค่าทั้งสองนี้
อย่างไรก็ตาม เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.0 และเวอร์ชันก่อนหน้า ความถี่สัญญาณนาฬิกาอินพุต PLL อาจอยู่นอกช่วงล็อกเมื่อกําหนดค่า PLL ในโหมดจํานวนเต็ม นี่เป็นเพราะความถี่ PFD ที่ไม่ถูกต้องที่ได้รับอนุญาตสําหรับพารามิเตอร์ PLL ตามที่อธิบายไว้ในโซลูชันที่เกี่ยวข้องด้านล่าง
ความละเอียด
ใช้ตัวเลือกโหมด PLL แบบเสี้ยวหนึ่งในการทํางานเมกะฟังก์ชัน Altera_PLL
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชั่น 10.0