ID บทความ: 000078789 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมตัวควบคุมหน่วยความจําที่ใช้ Qsys UniPHY ของฉันจึงไม่มีไฟล์ pin_assignments.tcl และไฟล์สนับสนุนอื่นๆ

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
    IP เอฟพีจีเอ Intel® คอนโทรลเลอร์ DDR3 SDRAM พร้อม UniPHY
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ปัญหาที่ทราบกันดีว่ามีการสร้างอินสแตนซ์หลายตัวของคอนโทรลเลอร์หน่วยความจําที่ใช้ UniPHY เดียวกันในระบบ Qsys ขั้นตอนการปรับประสิทธิภาพ Qsys จะสร้างเฉพาะไฟล์ pin_assignments.tcl และไฟล์สนับสนุนอื่นๆ สําหรับคอนโทรลเลอร์ดั้งเดิมและนําไฟล์เหล่านี้กลับมาใช้ใหม่สําหรับอินสแตนซ์อื่นๆ ทั้งหมดของคอนโทรลเลอร์เดียวกัน

ความละเอียด

วิธีแก้ไขปัญหาชั่วคราวคือการเปลี่ยนแปลงเล็กน้อยไปยังพารามิเตอร์ที่ไม่สําคัญในคอร์ UniPHY เพื่อให้ Qsys จดจําคอร์เฉพาะและจะสร้างไฟล์ที่เหมาะสมทั้งหมด การเปลี่ยนแปลงที่ง่ายที่สุดคือการปรับเปลี่ยนหนึ่งในพารามิเตอร์การเสียบบอร์ดในแท็บการตั้งค่าบอร์ดโดย 0.001ps ตัวอย่างเช่น เปลี่ยน "ความล่าช้า CK สูงสุดเป็น DIMM/อุปกรณ์" จาก 0.6ns เป็น 0.599ns

เมื่อคุณทําให้อินสแตนซ์ทั้งหมดของคอนโทรลเลอร์ UniPHY ไม่ซ้ํากัน ให้สร้างระบบ Qsys ใหม่ และแต่ละอินสแตนซ์ควรมีชุดไฟล์เป็นของตัวเอง

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทําขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรพึ่งพาความสมบูรณ์หรือความถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคําแปล เวอร์ชันภาษาอังกฤษจะมีผลบังคับและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้