ID บทความ: 000078787 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 14/11/2013

คําเตือนที่สําคัญ (10169): คําเตือน Verilog HDL ที่ alt_mem_ddrx_controller.v(495): พอร์ตและการประกาศข้อมูลสําหรับพอร์ตอาร์เรย์ "afi_rrank" และ "afi_wrank" ไม่ได้ระบุช่วงเดียวกันสําหรับแต่ละมิติ

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย คุณอาจเห็นคําเตือนที่สําคัญนี้เมื่อใช้งานอินเทอร์เฟซ DDR2 SDRAM โดยใช้ DDR2 SDRAM High Performance Controller II ที่มี ALTMEMPHY IP เวอร์ชั่น 12.0 มีการประกาศขนาดพอร์ต และ afi_wrank ไม่ตรงafi_rrankกัน เนื่องจากพารามิเตอร์ไม่ได้รับการส่งอย่างถูกต้อง อย่างไรก็ตาม จะไม่มีผลกระทบต่อฟังก์ชันการทํางานเนื่องจากafi_rrankและafi_wrankไม่ได้ใช้ในคอนโทรลเลอร์ DDR2
    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขด้วยซอฟต์แวร์ Quartus II เวอร์ชัน 12.1 และใหม่กว่า

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 10 ผลิตภัณฑ์

    Arria® II GX FPGA
    Cyclone® III FPGA
    Cyclone® III LS FPGA
    Cyclone® IV E FPGA
    Cyclone® IV GX FPGA
    Stratix® III FPGA
    Stratix® IV E FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Arria® II GZ FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้