ID บทความ: 000078777 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 04/03/2015

ฉันจะอ่านการลงทะเบียนตัวนับ 36 บิตของความหน่วงแฝงต่ํา 10GbE และความหน่วงต่ํา 40 - 100GbE MAC IP Core เพื่อให้ได้ค่าตัวนับที่ถูกต้องได้อย่างไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ในการอ่านการลงทะเบียน 36 บิตในคอร์ IP 10, 40 และ 100GbE MAC ความหน่วงแฝงต่ํา ให้อ่านค่า 32 บิตที่ต่ํากว่าก่อน ตามด้วย 4 บิตด้านบน

สําหรับการลงทะเบียนตัวนับที่ชัดเจน (RC) เช่น ตัวนับที่อิงกับการลงทะเบียน จะต้องอ่าน 32 บิตที่ต่ํากว่าก่อน ตามด้วย 4 บิตด้านบนเพื่อหาค่าที่ถูกต้อง

สําหรับการลงทะเบียนเคาน์เตอร์แบบ non-clear (RO) เช่น ตัวนับที่ใช้หน่วยความจํา เมื่ออ่าน 32 บิตที่ต่ํากว่า จะมีการจับภาพ 4 บิตด้านบน ดังนั้น การจัดแนวของค่า 32 บิตที่ต่ํากว่าและค่า 4 บิตบนไม่ถูกต้อง เนื่องจากจะมีค่า 4 บิตบนระหว่างการอ่านเคาน์เตอร์จะไม่เกิดขึ้น

 

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 10 ผลิตภัณฑ์

Arria® V GZ FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Intel® Stratix® 10 GX FPGA
Intel® Stratix® 10 SX SoC FPGA
Intel® Arria® 10 GT FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 SX SoC FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้