ปัญหานี้เกิดขึ้นเมื่อซอฟต์แวร์ Quartus® II เริ่มต้นด้วยเวอร์ชัน 6.0 จะทําการปรับแต่งประสิทธิภาพบางอย่างในขณะที่ทําการแยกเครื่องสถานะ ซอฟต์แวร์ Quartus II สร้างไฟล์ Finite State Machine (.fsm) สําหรับซอฟต์แวร์ Conformal เพื่อตีความการเข้ารหัสของ State Machine ไฟล์ FSM ถูกสร้างขึ้นก่อนที่จะดําเนินการปรับแต่งประสิทธิภาพของเครื่องสถานะ เมื่อการปรับแต่งประสิทธิภาพสถานะบางอย่างเกิดขึ้นหลังจากสร้างไฟล์ FSM ความแตกต่างในการเข้ารหัส State Machine จะส่งผลให้เกิดความไม่ตรงกันระหว่างการออกแบบสีทองและการออกแบบที่ปรับปรุงใหม่ โดยยุติการตรวจสอบอย่างเป็นทางการ
เพื่อหลีกเลี่ยงปัญหานี้ ให้ปิด Extract Verilog State Machines หรือ Extract VHDL State Machines ภายใต้ การตั้งค่าเพิ่มเติม ในหน้า การวิเคราะห์และการสังเคราะห์ ของกล่องโต้ตอบ การตั้งค่า โปรดทราบว่าการปิดการสกัดเครื่องสถานะอาจลดประสิทธิภาพของพื้นที่/เวลาทั้งนี้ขึ้นอยู่กับการออกแบบ