ID บทความ: 000078747 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 04/06/2014

ทําไมการอ่าน JTAG IDCODE ล้มเหลวเมื่อทําการสแกนขอบเขตของ Arria II, Arria V, Stratix III, อุปกรณ์ Stratix IV หรือ Stratix V ที่มีไฟล์ BSDL ที่กําหนดค่าไว้ล่วงหน้า

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย เมื่อใช้ไฟล์ BSDL ที่กําหนดค่าไว้ล่วงหน้า การสแกนขอบเขตควรได้รับการอนุมานที่ดึงพิน nCONFIG ต่ํา อย่างไรก็ตาม เมื่อดึงพิน nCONFIG ต่ํา อุปกรณ์ JTAG IDCODE ที่ถูกอ่านจากอุปกรณ์อาจไม่ตรงกับพินที่จัดเก็บไว้ในไฟล์ BSDL
ความละเอียด ควรทําการอ่าน JTAG IDCODE เมื่อพิน nCONFIG (และ nSTATUS) สูง หรือใช้ไฟล์ BSDL หลังการกําหนดค่าซึ่งมีข้อกําหนดให้ nCONFIG สูงเมื่อทําการสแกนขอบเขต

บทความที่เกี่ยวข้อง

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 9 ผลิตภัณฑ์

Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® IV E FPGA
Stratix® V GX FPGA
Arria® V GX FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® III FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้