ใช่ Altera®ได้ระบุปัญหาการอ่านเมื่อใช้บล็อกหน่วยความจํา M9K ของอุปกรณ์ Cyclone® III EP3C25 ในการกําหนดค่าบางอย่างสําหรับการออกแบบที่รวบรวมด้วยซอฟต์แวร์ Quartus II เวอร์ชั่น 7.1 และก่อนหน้า ในกรณีนี้ การอ่านหน่วยความจําอาจสร้างข้อมูลที่ไม่ถูกต้อง ที่ระดับอุปกรณ์ ปัญหานี้เกิดขึ้นในโหมด True Dual-Port เท่านั้น โดยมีสัญญาณนาฬิกาคู่ (สําหรับพอร์ต A และพอร์ต B) พร้อมกับเปิดใช้งานสัญญาณนาฬิกาคู่ พร้อมกับเปิดใช้งานสัญญาณนาฬิกาหนึ่งสัญญาณที่เชื่อมต่อกับ VCC ในการออกแบบ และมีเครื่องบันทึกข้อมูลหนึ่งตัวบรรจุอยู่ เนื่องจากการเพิ่มประสิทธิภาพการบรรจุหน่วยความจําในซอฟต์แวร์ Quartus® II บล็อกหน่วยความจําที่ปรากฏเป็นโหมดหน่วยความจําที่รองรับ เช่น โหมดพอร์ตเดียว หรือโหมด ROM อาจใช้งานบล็อกหน่วยความจํา M9K ในโหมด True Dual-Port ได้จริง
ปัญหานี้เกิดจากการกําหนดเส้นทางที่ไม่ถูกต้องของสัญญาณนาฬิกาที่เปิดใช้งาน
คุณสามารถหลีกเลี่ยงปัญหานี้หากคุณไม่ได้ใช้นาฬิกาเปิดใช้งานบนหน่วยความจําใดๆ ในการออกแบบของคุณ ตัวอย่างเช่น หากคุณใช้ตัวจัดการปลั๊กอิน RAM MegaWizard® คุณต้องไม่ทําเครื่องหมายที่ตัวเลือก "สร้างสัญญาณนาฬิกาหนึ่งครั้งสําหรับสัญญาณนาฬิกาแต่ละตัว" สําหรับหน่วยความจําใดๆ ในการออกแบบ
ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Quartus II เวอร์ชัน 7.1 SP1
สําหรับ Quartus II เวอร์ชั่น 7.1 มีโปรแกรมแก้ไขพร้อมใช้งาน โปรดใช้ mySupport เพื่อร้องขอโปรแกรมแก้ไข 0.13