ปัญหาสำคัญ
Stratix V และ Arria V GZ Hard IP สําหรับ PCIe RX Burst Master อาจส่งคืนการเสร็จสมบูรณ์พร้อมคลาสการรับส่งข้อมูลและคุณลักษณะที่ไม่ถูกต้อง ชุดฟิลด์
วิธีแก้ไขปัญหาชั่วคราวคือการแก้ไขไฟล์ RTL ต่อไปนี้ /ip/altera_pcie/altera_pcie_hip_256_avmm/rtl/altpcieav_dma_hprxm_rdwr.sv คุณต้องเพิ่มการลงทะเบียนเพื่อบันทึกระดับการรับส่งข้อมูลที่ถูกต้อง
หลังจาก: logic [2:0] rd_tc;
เพิ่ม: logic [1:0] rd_attr_reg;
เพิ่ม: logic [2:0] rd_tc_reg;
ก่อนรายงานการมอบหมาย:
req_id_reg <= req_id;
เพิ่ม:
rd_attr_reg <= rd_attr;
rd_tc_reg <= rd_tc;
ภายใต้ //RXM Pending Read Interface เปลี่ยนการบ้านครั้งแรก ให้ระบุข้อความต่อไปนี้:
assign PndgRdHeader_o = {1\'b0, 4\'hF, rd_tc_reg,
rd_attr_reg, 4\'hF, rx_dwlen_reg, req_id_reg[15:0], 1\'b0,
rx_addr_reg[6:0], rd_tag_reg};
ใน /ip/altera_pcie/altera_pcie_hip_256_avmm/rtl/altpcieav_dma_hprxm_cpl.sv, คําแถลง :
assign attr PndRdFifoData_i[48:47];
ควรอ่าน:
มอบหมาย attr PndRdFifoData_i[47:46]
ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 14.1 ของซอฟต์แวร์ Quartus II