ไม่สามารถดึงช่องสัญญาณแต่ละตัวรับส่งสัญญาณได้

คุณอาจไม่สามารถเปิดช่องสัญญาณตัวรับส่งสัญญาณแต่ละช่องได้ สําหรับการออกแบบที่ประกอบด้วย MULTIPORT MAC แบบไม่ใช้ FIFO และแบบฝัง PMA ในโหมด GIGE

เปิดใช้งานพารามิเตอร์ลอจิก SGMII Bridge ในการออกแบบ

แก้ไขรายการต่อไปนี้ใน altera_tse_multi_mac_pcs_pma_gige.v:

• Replace .rx_digitalreset with .rx_digitalreset (rx_digitalreset_sqcnr_5) in the altera_tse_gxb_gige_inst the_altera_tse_gxb_gige_inst_5 module.
• Replace .pll_is_locked with .pll_is_locked(locked_signal_21) in the altera_tse_reset_sequencer altera_tse_reset_sequencer_inst_21 module.
• Replace .pll_is_locked with .pll_is_locked(locked_signal_22) in the ltera_tse_reset_sequencer altera_tse_reset_sequencer_inst_22 module.

อย่างไรก็ตาม การแก้ปัญหานี้ไม่สามารถใช้งานได้สําหรับการกําหนดเป้าหมายการออกแบบ Stratix V ขึ้นไป ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต ของฟังก์ชัน MegaCore ของอีเธอร์เน็ตความเร็วสามเท่า