คำอธิบาย
ไม่ ไม่สามารถทําการทดสอบการสแกนขอบเขตผ่านพิน HPS JTAG ได้ อย่างไรก็ตาม พิน TBE HPS I/O รองรับการทดสอบการสแกนขอบเขตผ่านพิน JTAG ของFPGA ไฟล์ BSDL ที่สร้างขึ้นผ่านซอฟต์แวร์ Quartus® II สําหรับอุปกรณ์ Cyclone® V SoC จะมีพิน HPS I/O ที่รองรับการสแกนแบบจํากัด
หมายเหตุ: หากต้องการFPGAs V SoC Cyclone คุณต้องเพิ่มพลังทั้ง HPS และFPGAเพื่อทําการทดสอบการสแกนขอบเขต (BST)