ID บทความ: 000078609 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 21/05/2015

ทําไมการสูญเสียการล็อก CDR ที่ขึ้นอยู่กับอุณหภูมิจึงเกิดขึ้นในช่องรับสัญญาณอุปกรณ์ V GT Cyclone®

สิ่งแวดล้อม

  • ซอฟต์แวร์ Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากข้อบกพร่องในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.1 และก่อนหน้า คุณอาจเห็นการสูญเสีย CDR ที่ขึ้นอยู่กับอุณหภูมิในช่องรับอุปกรณ์ Cyclone® V GT

    เมื่ออุณหภูมิของอุปกรณ์อยู่ที่ประมาณ 75 องศา C หรือสูงกว่า อาจพบการสูญเสียการล็อกของ CDR เนื่องจากการตั้งค่า CDR ที่ไม่ถูกต้องเมื่อตัวรับส่งสัญญาณได้รับการกําหนดค่าเป็นอัตราข้อมูล 6.144 Gbps

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชั่น 14.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Cyclone® V GT FPGA
    Cyclone® V ST SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้