คุณอาจเห็นข้อผิดพลาดนี้ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.1 และใหม่กว่าเมื่อใช้ ALTLVDS_RX IP กับ Altera_PLL ภายนอก และ Dynamic Phase Alignment (DPA) ที่เปิดใช้งานด้วยช่องสัญญาณมากกว่าสองช่องในอุปกรณ์ Arria® V
เพื่อหลีกเลี่ยงปัญหานี้ก่อนอื่นให้ทําตามขั้นตอนในการใช้ ALTLVDS_RX และ ALTLVDS_TX กับโหมด PLL ภายนอกตามที่อธิบายไว้ในโซลูชันที่เกี่ยวข้อง
จากนั้น หลังจากเรียกใช้การวิเคราะห์และ Synthesis ในซอฟต์แวร์ Quartus II แล้ว ให้คัดลอกโมดูล lvds_rx_lvds_rx จากเนื้อหาของไฟล์ db/lvds_rx_lvds_rx.v ไปยังไฟล์ lvds_rx.v
การดําเนินการนี้จะเพิ่ม lvds_rx_lvds_rx โมดูลในไฟล์ lvds_rx.v
ตรวจสอบให้แน่ใจว่าการเกิดขึ้นของ rx_dpaclock ทั้งหมดเป็น 8 บิตและการเชื่อมต่อ rx_dpaclock ทั้งหมดถูกต้อง
ตัวอย่างเช่น
.dpaclkin (rx_dpaclock),
แทนที่:
.dpaclkin({8{rx_dpaclock}})