ID บทความ: 000078606 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 12/01/2015

ข้อผิดพลาด (10228): ข้อผิดพลาด Verilog HDL ที่ lvds_rx_lvds_rx.v(49): ไม่สามารถประกาศโมดูล "lvds_rx_accum" ได้มากกว่าหนึ่งครั้ง

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจเห็นข้อผิดพลาดนี้ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.1 และใหม่กว่าเมื่อใช้ ALTLVDS_RX IP กับ Altera_PLL ภายนอก และ Dynamic Phase Alignment (DPA) ที่เปิดใช้งานด้วยช่องสัญญาณมากกว่าสองช่องในอุปกรณ์ Arria® V

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ก่อนอื่นให้ทําตามขั้นตอนในการใช้ ALTLVDS_RX และ ALTLVDS_TX กับโหมด PLL ภายนอกตามที่อธิบายไว้ในโซลูชันที่เกี่ยวข้อง

    จากนั้น หลังจากเรียกใช้การวิเคราะห์และ Synthesis ในซอฟต์แวร์ Quartus II แล้ว ให้คัดลอกโมดูล lvds_rx_lvds_rx จากเนื้อหาของไฟล์ db/lvds_rx_lvds_rx.v ไปยังไฟล์ lvds_rx.v
    การดําเนินการนี้จะเพิ่ม lvds_rx_lvds_rx โมดูลในไฟล์ lvds_rx.v

    ตรวจสอบให้แน่ใจว่าการเกิดขึ้นของ rx_dpaclock ทั้งหมดเป็น 8 บิตและการเชื่อมต่อ rx_dpaclock ทั้งหมดถูกต้อง

    ตัวอย่างเช่น
    .dpaclkin (rx_dpaclock),
    แทนที่:
    .dpaclkin({8{rx_dpaclock}})

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้