ID บทความ: 000078601 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 27/08/2013

มีปัญหากับบัส LVDS (BLVDS) ในอุปกรณ์ Arria II GX, Arria II GZ, Arria V และอุปกรณ์ Stratix V หรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    BLVDS จะไม่ทํางานอย่างถูกต้องในArria® II GX, Arria II GZ, Arria V และ Stratix®ตระกูลอุปกรณ์ V หากมีการเลือกมาตรฐาน BLVDS I/O ไว้ในซอฟต์แวร์ Quartus® II ขาด้านลบไม่สามารถสลับได้และอาจยังคงอยู่ในสถานะ tri-state หรือไดรฟ์สูง

    ความละเอียด

    สําหรับพินที่คุณต้องการใช้เป็น BLVDS ให้ใช้มาตรฐาน 2.5V Differential SSTL I/O ในซอฟต์แวร์ Quartus II สําหรับ Arria II GX, Arria II GZ, Arria V และตระกูลอุปกรณ์ Stratix® V  มาตรฐาน BLVDS I/O จะถูกลบออกในเวอร์ชัน 12.0 หรือใหม่กว่าของซอฟต์แวร์ Quartus II สําหรับโครงการที่ใช้ตระกูลอุปกรณ์เหล่านี้

     

    สําหรับข้อมูลเพิ่มเติมเกี่ยวกับการใช้ BLVDS ในอุปกรณ์ Altera® โปรดดู AN522: การปรับใช้อินเทอร์เฟซบัส LVDS ในตระกูลอุปกรณ์Alteraที่รองรับ (PDF).

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 12 ผลิตภัณฑ์

    Arria® II GX FPGA
    Arria® II GZ FPGA
    Arria® V FPGA และ SoC FPGA
    Stratix® V FPGA
    Stratix® V GX FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Arria® V GT FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Arria® V GX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้