ID บทความ: 000078575 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 30/06/2014

ค่าการอ่านสูงสุดใน Bridge ข้ามนาฬิกาสําหรับการออกแบบที่ย้ายจาก SOPC Builder ไปยัง Qsys อาจทําให้เกิดข้อผิดพลาดในหน่วยความจําไม่เพียงพอ

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ในการออกแบบที่ย้ายจาก SOPC Builder ไปยัง Qsys นาฬิกา Crossing Bridge อาจมีพารามิเตอร์ที่ค้างอยู่สูงสุดขนาดใหญ่ อ่านค่า ค่าสูงสุดทําให้ Qsys พยายามสร้าง บัฟเฟอร์ FIFO แบบลึกมากในการเชื่อมต่อกัน ซึ่งอาจส่งผลให้เกิด มีข้อผิดพลาดในหน่วยความจําไม่เพียงพอ

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชันรีลีสซอฟต์แวร์ Quartus® II 14.0.

    เพื่อหลีกเลี่ยงการสร้างบัฟเฟอร์ FIFO แบบลึกมากในครั้งก่อน เวอร์ชันของซอฟต์แวร์ Quartus II ให้ทําตามขั้นตอนต่อไปนี้:

    1. สร้างอินสแตนซ์ของบริดจ์ไปป์ไลน์ที่มี การกําหนดพารามิเตอร์เดียวกันสําหรับที่อยู่ ความกว้างของข้อมูล และการส่งข้อมูลสูงสุด ขนาดก่อนสะพานข้ามนาฬิกา แล้วปิดใช้งานไปป์ไลน์ ซึ่งช่วยให้มั่นใจได้ว่าไม่มีตรรกะเกิดขึ้นระหว่าง Pipeline Bridge และสะพานข้ามนาฬิกา
    2. ตั้งค่าสูงสุดของธุรกรรมการอ่านที่รอการอ่านของ ไปป์ไลน์บริดจ์สูงสุด 32 ซึ่งจะจํากัดบัฟเฟอร์ FIFO ความลึกถึงค่าที่ระบุ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้