ID บทความ: 000078572 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 10/11/2014

ทําไมจึงรองรับคอร์ IP 10GBASE-KR, 10GBASE-R และ 1G/10GbE PHY สําหรับอุปกรณ์ Arria V และ Stratix V ที่ระบุไว้เบื้องต้นในคู่มือผู้ใช้ PHY IP Core ตัวรับส่งสัญญาณ ALTERA PHY

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    การรองรับ 10GBASE-KR, 10GBASE-R และ 1G/10GbE PHY IP Core สําหรับอุปกรณ์ Arria® V และ Stratix® V มีการระบุไว้อย่างไม่ถูกต้องในเบื้องต้นของตัวรับส่งสัญญาณ Altera® PHY IP Core คู่มือผู้ใช้

    ความละเอียด

    เวอร์ชันในอนาคตของ PHY IP Core Userguide จะแสดงการสนับสนุนเป็นขั้นสุดท้าย

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Arria® V GZ FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้