ID บทความ: 000078560 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 25/02/2013

ทําไมฉันจึงได้รับข้อผิดพลาดในการวางพินใน Quartus II เมื่อกําหนดสัญญาณผู้ใช้ไปยังพินข้อมูลการกําหนดค่าสองวัตถุประสงค์ที่ใช้สําหรับการกําหนดค่า FPx16 ด้วย แม้ว่าพินสองวัตถุประสงค์จะถูกสงวนไว้เพื่อใช้เป็น IO ปกติก็ตาม

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย คุณอาจได้รับข้อผิดพลาดการวางพินดังกล่าวในซอฟต์แวร์ Quartus® II หากคุณเปิดใช้งานพินกําหนดค่าบางส่วน (PR) ในโครงการของคุณ เมื่อเปิดใช้งานพิน PR จะสามารถใช้พินข้อมูลการกําหนดค่าสองวัตถุประสงค์ที่ใช้สําหรับโหมด Fast Passive Parallel (FPx16) 16 บิตเท่านั้น
ความละเอียด ปิดใช้งานพิน PR ในโครงการของคุณ หรือลบการกําหนดตําแหน่งสัญญาณผู้ใช้ไปยังพินสองวัตถุประสงค์ที่ได้รับผลกระทบ 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้