ID บทความ: 000078526 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/10/2012

อะไรคือสาเหตุที่ทําให้อุปกรณ์ Stratix V ไม่ทํางานหลังจากการกําหนดค่าสําเร็จเมื่อใช้การกําหนดค่าผ่านโปรโตคอล (CvP)

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

อุปกรณ์ Stratix® V รองรับคุณสมบัติ CvP หากตั้งค่า CvP เป็น "เพิ่มพลังงานและการกําหนดค่าคอร์ที่ตามมา" Fabric ของอุปกรณ์จะไม่ทํางานหลังจากการกําหนดค่าสําเร็จแม้จะมีไฟล์กําหนดค่าภาพเต็มรูปแบบ  การกําหนดค่าคอร์จะถูกประมวลผลผ่าน PCIe HIP เท่านั้น

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้