ID บทความ: 000078507 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 28/11/2016

การละเมิดเวลาเมื่อเปิดใช้งาน 'Extra Timing Report Clock' ในคอนโทรลเลอร์ที่ใช้ DDR3 UniPHY

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณอาจเห็นการละเมิดเวลาเมื่อคุณปิดใช้งานการติดตาม DQS ในคอนโทรลเลอร์ DDR3 ตามขั้นตอนในบทความให้ความรู้นี้:

ทําไมจึงมีตัวเลือก "เปิดใช้งานการอ่านการติดตาม DQS" ใน IP DDR3 SDRAM ที่ใช้ UniPHY มีการเปลี่ยนแปลงระหว่างซอฟต์แวร์ Quartus® II

การละเมิดเวลาจะเกิดขึ้นเมื่อคอนโทรลเลอร์ถูกตั้งชื่อด้วยสตริง "คอนโทรลเลอร์"

ความละเอียด

การแก้ไขปัญหาสําหรับปัญหานี้คือการเปลี่ยนสตริง "คอนโทรลเลอร์" เป็น "alt*controller" ใน _p0_report_timing_core.tcl

เปลี่ยน:

ถ้า { ! } {
ตั้งค่า controller_regs [get_registers |*controller_*inst|*]
ตั้งค่า inst_other_if
} อื่นๆ {
ตั้งค่า controller_regs [get_registers |*:*controller_*inst|*]
ตั้งค่า inst_other_if
}


ถึง:

ถ้า { ! } {
ตั้งค่า controller_regs [get_registers | *alt*controller_*inst|*]
ตั้งค่า inst_other_if
} อื่นๆ {
ตั้งค่า controller_regs [get_registers |*:* alt*controller _*inst|*]
ตั้งค่า inst_other_if
}

 

ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.1

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทําขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรพึ่งพาความสมบูรณ์หรือความถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคําแปล เวอร์ชันภาษาอังกฤษจะมีผลบังคับและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้