ID บทความ: 000078500 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 26/08/2016

มีปัญหาที่ทราบกันดีเกี่ยวกับคุณสมบัติการสลับนาฬิกาใน PLL แบบเศษส่วนในอุปกรณ์ Arria V และ Stratix V หรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ใช่ เนื่องจากปัญหาซอฟต์แวร์ Quartus Prime คุณสมบัติการสลับนาฬิกาใน PLL แบบเศษส่วนในอุปกรณ์ Arria® V และ Stratix® V อาจ ทํางานไม่ถูกต้อง ซึ่งรวมถึง:

    • การสลับอัตโนมัติ

    • การสลับแบบแมนนวล

    • การสลับอัตโนมัติด้วยการแทนที่ด้วยตนเอง

    ในอุปกรณ์ Arria V และ Stratix V มี PLL เป็นเศษส่วน 2 ตัว (PLL0 และ PLL1) ในแต่ละกลุ่ม ปัญหานี้อาจเกิดขึ้นหากมีการเปิดใช้งานคุณสมบัติการสลับนาฬิกาใน PLL เพียงเสี้ยวหนึ่งในขณะที่ PLL ส่วนอื่นภายในกลุ่มเดียวกันไม่ได้ใช้งาน

    ความละเอียด

    หากคุณสมบัติการสลับนาฬิกากําลังทํางานตามที่คาดไว้กับไฟล์การเขียนโปรแกรมที่มีอยู่ ไม่จําเป็นต้องดําเนินการใดๆ

    หากคุณประสบปัญหานี้ วิธีแก้ไขปัญหาชั่วคราวคือจํากัดตําแหน่ง PLL เป็นส่วนๆ เพื่อให้ทั้ง PLL0 และ PLL1 ภายในกลุ่มเดียวกันถูกใช้งานเมื่อคุณเปิดใช้งานคุณสมบัติการสลับนาฬิกา ตัวอย่างเช่น เพิ่ม PLL แบบดัมมี่และจํากัดตําแหน่งไว้ถัดจาก PLL ที่เปิดใช้งานการสลับนาฬิกา ไม่จําเป็นต้องเปิดใช้งานคุณสมบัติการสลับนาฬิกาบน PLL แบบ Dummy

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้